PCB 项目实战：F407 设计与 DRC

本页把 F407 板级设计记录和首板 DRC/上电验证放在同一个项目闭环中：先记录板级事实，再按照固定清单检查原理图、PCB、DRC/ERC 和实物。通用设计顺序见 PCB 总纲：从电路到可用板。

1. F407 板级设计记录

模拟电源与数字电源分离

这一路的目标是让模拟部分使用独立的供电路径，并通过单点把数字地和模拟地连接起来：

数字电源 VCC+3.3V ── R7 0Ω ── 模拟电源 VCCA+3.3V
                                  │
                                C12 100nF
                                  │
数字地 GND        ── R8 0Ω ── 模拟地 AGND / GNDA

VCC+3.3V 经过 R7 后形成 VCCA+3.3V，可供 ADC、运放、传感器模拟部分和 MCU 模拟电源脚使用。R8 是数字地与模拟地之间的单点连接桥，避免两类回流在板上到处交叉。0 Ω 电阻也便于后续测量、断开和调整接地策略；它不是“自动隔离噪声”，最终效果仍取决于回流路径和布局。

器件和引脚记录

设置网络节点时，批量选择需要按住 Ctrl。
PC15-OSC32_OUT 属于低速外部时钟相关引脚；NRST 是复位引脚，也常写作 RST。
TL431 用于模拟电源/反馈部分时，必须按 K、A、REF 的功能核对接法，并检查限流与补偿。
晶振负载电容按具体晶振规格和 MCU 参考设计核对，不凭经验随意取值。

外挂 SDRAM 的封装边界

GD32F407VET6 是 LQFP100 封装，虽然器件具有 EXMC 外部存储控制器，但 LQFP100 的 SDRAM 功能没有引出。官方产品页标明 GD32F407VET6 为 LQFP100、192 KB SRAM、EXMC=1；数据手册封装功能表中，LQFP100 的 EXMC/SDRAM 为 1/0，而 LQFP144 的 ZE/ZG/ZK 才是 1/1。手册正文也说明 GD32F407xx 的 LQFP144 和 BGA176 封装支持 SDRAM。因此设计外挂 SDRAM 前，必须先以具体封装的引脚表为准，不能只看芯片系列名称。

2. 每块 PCB 的验证记录格式

后续项目按以下顺序追加，避免只留下零散截图：

目标与接口

这块板解决什么问题：电机驱动、电源、传感器转接还是 MCU 最小系统？
输入电源、输出电源、通信接口、负载接口和调试接口分别是什么？

原理图检查

电源是否接全，GND 是否统一；
复位、BOOT、下载口是否可用；
EN、STBY、CS、RESET 等控制脚是否有明确默认状态；
上拉/下拉、反馈分压和接口方向是否合理；
BOM 型号、封装和替代料是否一致。

PCB 检查

大电流线是否足够宽，DCDC 环路是否紧凑；
去耦电容是否贴近芯片，GND 铺铜和回流路径是否连续；
过孔、散热焊盘、板框、安装孔和接口位置是否合理；
丝印是否清楚，焊盘、极性和接插件方向是否容易误装。

3. DRC/ERC 排错

把每个报错固定写成三行：

报错内容：
根本原因：
解决方法：

TB6612 网络冲突案例

曾遇到 BO1/BO2 单网络、AO2/GND 冲突一类问题。它们通常不是 PCB 软件本身出错，而是原理图网络命名或连线关系混乱。排查顺序如下：

在 DRC 报告中点选报错网络，确认高亮范围；
检查网络名、端口、网络标签和 GND 符号是否被错误合并；
回到原理图修正连接关系，不要只在 PCB 上硬改；
更新 PCB 后重新运行 ERC/DRC，并确认原错误没有换一种形式出现。

TB6612 的 VM 是电机电源，VCC 是逻辑电源，STBY 必须有确定的高电平才会工作；AO1/AO2、BO1/BO2 是电机输出，不能误接 GND。电机供电和输出线要足够宽，VM 旁要配置储能电容和 100 nF 去耦，逻辑 VCC 旁放 100 nF，PGND 回路尽量短。

4. 首板上电与复盘

第一块板的意义不是一次做到完美，而是完整走通：

原理图 → PCB → ERC/DRC → 下单 → 焊接 → 限流上电 → 测量 → 排错

上电前按顺序执行：

万用表蜂鸣检查 VCC-GND 是否短路，确认输入极性；
使用限流电源上电，先测 5 V/3.3 V，再连接 MCU 和外设；
观察稳压器、驱动器和 MCU 是否异常发热；
依次验证 UART、I2C、PWM、ADC、电机和其他负载输出；
记录示波器波形、故障原因、修复动作、复现条件和最终结论。

5. 后续复用清单

先把两层板的电源、MCU 最小系统和接口画稳；
再熟练电机驱动、舵机、传感器接口和 DCDC 推荐布局；
为每块板预留 5 V、3.3 V、GND、PWM、SCL、SDA、TX、RX、EN 等测试点；
等检查表和实测流程稳定后，再进入四层板、高速线和阻抗控制。